电容的谐振频率如何影响滤波效果

实际电容的等效模型

  理想电容的阻抗随频率升高而持续降低，但实际电容并非如此。每个实际电容都存在等效串联电感（ESL）和等效串联电阻（ESR），其等效阻抗为：

$$Z=ESR+j(2\pi f\cdot ESL-\frac{1}{2\pi f\cdot C})$$

其中 $C$ 为标称电容值，$ESL$ 为等效串联电感，$ESR$ 为等效串联电阻。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第7章——实际电容在高频下表现为 RLC 串联谐振电路，而非理想电容。

---

自谐振频率（SRF）

  当容抗与感抗相等时，电容发生串联谐振，此时阻抗最小，等于 ESR。自谐振频率为：

$$f_{SRF}=\frac{1}{2\pi \sqrt{ESL\times C}}$$

三个工作区间：

频率范围	阻抗特性	电容表现
$f<f_{SRF}$	阻抗以 $-20dB/decade$ 下降	呈容性，起滤波作用
$f=f_{SRF}$	阻抗最小，$Z_{min}=ESR$	纯电阻性，滤波效果取决于 ESR
$f>f_{SRF}$	阻抗以 $+20dB/decade$ 上升	呈感性，失去滤波能力

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第8章——电容的自谐振频率是决定其有效滤波范围的关键参数。

---

封装尺寸对 SRF 的影响

  ESL 主要由电容的封装尺寸和内部结构决定。封装越小，ESL 越低，SRF 越高。

封装	典型 ESL (nH)	10 nF 电容的 SRF (MHz)
1206	~1.0	~50
0805	~0.8	~56
0603	~0.6	~65
0402	~0.4	~79
0201	~0.2	~112

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第8章——封装尺寸对寄生电感的影响及 SRF 计算。

  因此在高频滤波场景中，应优先选用小封装电容以获得更高的 SRF。

图：不同封装 100nF MLCC 的阻抗-频率曲线对比，封装越小 SRF 越高。数据来源：Murata SimSurfing 工具。

具体料号参数参考（Murata X7R 系列, 100 nF）

  以下为 Murata 官方数据手册中 100 nF X7R 电容的典型参数，可用于阻抗计算和去耦设计：

料号	封装	容值	耐压	ESL (nH)	ESR @1MHz (mΩ)	SRF (MHz)	数据手册
GRM155R71C104KA88	0402	100 nF	16V	0.44	30	24	Murata
GRM188R71E104KA01	0603	100 nF	25V	0.62	35	20	Murata
GRM21BR71E104KA01	0805	100 nF	25V	0.85	40	17	Murata

参数来源：Murata SimSurfing 工具（ds.murata.co.jp/simsurfing/mlcc.html），ESL 为典型值，ESR 为 1 MHz 下典型值。

  注：上表中 SRF 基于 100 nF 计算，与上方通用表格（基于 10 nF）的 SRF 不同。同一封装下，容值越大 SRF 越低。

---

ESR 对滤波深度的影响

  在自谐振频率处，电容的阻抗等于 ESR。ESR 越低，在该频率处的滤波衰减越深。

$$\mathrm{插}\mathrm{入}\mathrm{损}\mathrm{耗}\approx 20\log \left(\frac{Z_{source}+Z_{load}}{2\cdot ESR}\right)$$

  不同类型电容的 ESR 差异显著：

电容类型	典型 ESR	特点
铝电解电容	0.1–1 Ω	ESR 高，适合低频滤波
钽电容	0.01–0.1 Ω	中等 ESR，低频去耦常用
陶瓷电容（MLCC）	0.001–0.01 Ω	ESR 极低，高频滤波首选

参考：Henry W. Ott.《Electromagnetic Compatibility Engineering》. Wiley, 2009. 第11章——电源滤波器设计中，电容的 ESR 直接决定滤波器在谐振频率处的衰减深度。

---

多电容并联扩展滤波带宽

  单个电容的有效滤波范围仅在 SRF 以下，超过 SRF 后即呈感性失效。为覆盖更宽的频率范围，工程中常用不同容值并联的策略：

        ┌── 10 µF (低频去耦, SRF ≈ 1 MHz)
VCC ────┼── 100 nF (中频去耦, SRF ≈ 15 MHz)
        └── 100 pF (高频去耦, SRF ≈ 150 MHz)
         ↓
        GND

原理：

• 大电容（10 µF）SRF 低，负责低频去耦；
• 中电容（100 nF）SRF 中等，覆盖中间频段；
• 小电容（100 pF）SRF 高，覆盖高频段。

图：0402 封装不同容值 MLCC 的阻抗-频率曲线，容值越小 SRF 越高，有效滤波频段越靠高频。

  三者并联后，从低频到高频均能保持低阻抗，实现宽带去耦。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第7章——多级去耦电容策略，用不同容值覆盖不同频段。

注意事项：

  不同容值并联时，大电容的寄生电感（ESL）与小电容的容值可能在某个频率形成并联谐振（反谐振），导致该频率处阻抗反而升高。可通过以下方式缓解：

1. 缩小容值级差（如用 10 µF + 1 µF + 100 nF 替代 10 µF + 100 nF + 100 pF）；
2. 增加 ESR 适度阻尼（如使用钽电容替代部分 MLCC）；
3. 缩短电容到去耦目标的走线长度，减小互连寄生电感。

图：多电容并联去耦方案对比。左图容值跨度大（10µF+100nF+100pF），存在明显反谐振峰；右图缩小容值级差（10µF+1µF+100nF+10nF+1nF），有效抑制反谐振。

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第9章——并联电容的反谐振问题及缓解策略。

---

工程设计建议

设计要点	说明
SRF 匹配目标频率	选择 SRF 略高于目标滤波频率的电容
优先小封装	同容值下，0402 比 0805 的 SRF 高约 40%
关注 ESR	对滤波深度要求高的场景，选用低 ESR 的 MLCC
多级并联覆盖	用 2–3 种容值并联覆盖完整频段，注意反谐振
缩短走线	去耦电容到芯片电源引脚的走线越短越好，过长走线会引入额外寄生电感，降低有效 SRF

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第8–9章——去耦电容的选型与布局是电源完整性设计的核心环节。

---

实际应用举例

例一：电源低频去耦——10 µF 钽电容

目标： 滤除 100 kHz–1 MHz 范围内的电源纹波和低频噪声。

参数	典型值
标称电容	10 µF
封装	A 型（3216 公制）
ESL	~2.0 nH
ESR	~0.5 Ω
额定电压	16 V
自谐振频率	$f_{SRF}=\frac{1}{2\pi \sqrt{2.0\times {10}^{-9}\times 10\times {10}^{-6}}}\approx 1.1\text{MHz}$

分析：

• 在 100 kHz–1 MHz 范围内，容抗已低于 ESR，阻抗主要由 ESR（0.5 Ω）主导，滤波有效；
• 超过 1.1 MHz 后呈感性，阻抗随频率升高而增大，滤波能力下降，需配合中频电容使用。

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第8章——大容量电容的 SRF 通常在 1 MHz 以下，适合低频去耦。

---

例二：电源中频去耦——100 nF MLCC（0402 封装）

目标： 滤除 1 MHz–25 MHz 范围内的电源噪声，覆盖常见数字电路开关噪声频段。

参数	典型值
标称电容	100 nF
封装	0402（1005 公制）
材质	X7R
ESL	~0.4 nH
ESR	~0.005 Ω
额定电压	16 V
自谐振频率	$f_{SRF}=\frac{1}{2\pi \sqrt{0.4\times {10}^{-9}\times 100\times {10}^{-9}}}\approx 25\text{MHz}$

分析：

• 25 MHz 以下呈容性，阻抗持续下降，滤波有效；
• 在 25 MHz 处阻抗最低（≈ ESR = 5 mΩ），滤波效果最佳；
• 超过 25 MHz 后呈感性，需配合更小容值电容。

对比： 若选用 0805 封装的同容值电容（ESL ≈ 0.8 nH），SRF 降至约 18 MHz，高频滤波能力明显下降。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第7章——去耦电容的封装尺寸直接影响其高频滤波性能。

---

例三：高频去耦——1 nF MLCC（0201 封装）

目标： 滤除 50 MHz–200 MHz 范围内的高频噪声，常见于 DDR、高速串行接口等场景。

参数	典型值
标称电容	1 nF
封装	0201（0603 公制）
材质	C0G（NP0）
ESL	~0.2 nH
ESR	~0.01 Ω
额定电压	10 V
自谐振频率	$f_{SRF}=\frac{1}{2\pi \sqrt{0.2\times {10}^{-9}\times 1\times {10}^{-9}}}\approx 356\text{MHz}$

分析：

• SRF 高达 356 MHz，有效滤波范围覆盖 50–200 MHz；
• 选用 C0G 材质而非 X7R，因为 C0G 在直流偏压下容值衰减小，温度稳定性好，SRF 更可靠；
• 走线长度需严格控制在 3 mm 以内，否则走线寄生电感会显著降低有效 SRF。

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第8章——材质选择对高频去耦电容的可靠性至关重要，C0G 优于 X7R。

---

例四：多级并联实例——3.3V 电源完整去耦方案

目标： 为一颗 200 MHz ARM 处理器的 3.3V 电源提供 100 kHz–500 MHz 全频段去耦。

方案设计：

级别	容值	封装	材质	SRF	负责频段
第一级	10 µF	A 型钽电容	—	~1.1 MHz	100 kHz–1 MHz
第二级	1 µF	0402 MLCC	X7R	~8 MHz	1 MHz–8 MHz
第三级	100 nF	0402 MLCC	X7R	~25 MHz	8 MHz–25 MHz
第四级	1 nF	0201 MLCC	C0G	~356 MHz	25 MHz–200 MHz

整体阻抗曲线示意（对数坐标）：

阻抗(Ω)
  │
1 │╲
  │  ╲  10µF
  │    ╲___________
0.1│              ╲  1µF
  │               ╲___________
0.01│                        ╲  100nF
  │                          ╲___________
0.001│                                   ╲  1nF
  │                                     ╲____
  └────────────────────────────────────────── 频率(MHz)
   0.1   1     10    100    500

关键设计要点：

1. 每级电容的 SRF 应与下一级有部分重叠，避免滤波盲区；
2. 100 nF 与 1 nF 之间跨度较大（25 MHz–356 MHz），可增加一个 10 nF 0201 电容（SRF ≈ 112 MHz）填补；
3. 所有去耦电容应尽量靠近芯片电源引脚，走线长度控制在 5 mm 以内。

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第9章——多级去耦的阻抗目标设计，需覆盖从直流到信号带宽的全频段。