怎么区分高速信号与低速信号

  在PCB设计中，高速信号与低速信号并不是按固定频率划分，而主要由信号边沿速度和走线传播延迟决定。对数字信号而言，只要走线单程延迟已经不能忽略相对于上升沿的时间，就应按高速信号处理，并考虑传输线效应、阻抗匹配、回流路径、串扰和终端匹配等问题。

低频信号也可能是高速信号

  "高速"指的是边沿速度快（上升时间短），而不是时钟频率高。一个 1 MHz 的信号，如果上升沿只有 0.5 ns，其临界走线长度仅约 1.25 cm（约 0.5 inch）——短走线也必须做阻抗匹配。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第1章指出，决定信号是否需要按高速处理的是信号的上升/下降时间，而非时钟频率本身。

电路频率

  数字逻辑电路的频率达到或者超过 45 MHz–50 MHz，通常会认为该信号是高速信号——传统经验参数。此阈值源于早期 TTL/CMOS 工艺下，该频率范围的器件其上升时间通常已短至需要考虑传输线效应。

传输时间（1/6 上升沿法则）

  当走线单程延迟超过信号上升时间的 1/6 时，走线需按照高速信号进行分析。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第1章，第7页（Section 1.2 "Rise Time and Bandwidth"）。

临界走线长度

  1/6 法则可以转换为更直观的临界走线长度公式：

$$L_{critical}=\frac{t_r}{6}\times v$$

其中 $t_r$ 是 10%–90% 上升时间，$v$ 是信号在 PCB 中的传播速度。

走线类型	传播速度	参考来源
FR4 微带线（外层）	约 6 in/ns（15 cm/ns）	Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第3章
FR4 带状线（内层）	约 5 in/ns（12.5 cm/ns）	同上

举例：$t_r=1ns$ → $L_{critical}\approx 1inch\approx 2.54cm$。走线超过这个长度就应按传输线处理。

上升时间与带宽的关系

  信号的等效带宽可用下式估算（10%–90% 上升时间）：

$$BW=\frac{0.35}{t_r}$$

例如 $t_r=1ns$ → $BW\approx 350MHz$。这说明即使时钟只有几十 MHz，其谐波分量已延伸到数百 MHz。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第1章，第7页。该公式由一阶 RC 电路的阶跃响应推导而来，是信号完整性分析中的基础公式。

不同判断标准对比

  工程中常见有三种表述，本质等价：

准则	含义	来源
$t_{delay}>t_r/6$	单程延迟超过上升沿的 1/6	Howard W. Johnson.《High Speed Digital Design》. 1993. 第1章
$t_{delay}>t_r/4$（更保守）	单程延迟超过上升沿的 1/4	Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., 2017. 第6章
走线长度 $L>\lambda /10$	走线长度超过信号最高频率分量波长的 1/10	David M. Pozar.《Microwave Engineering》. 4th Ed., Wiley, 2011. 第2章；此为射频领域的通用准则

  实际项目中常用 1/6 作为启动线（开始关注），1/4 作为强制线（必须处理）。