PCB设计中包地的作用与思考

   注：本内容有AI辅助参与，若有错误，请联系技术支持反馈指正，谢谢。

  在PCB设计中，包地（Guard Ring / Ground Shielding）是指在关键信号（如时钟、晶振、敏感模拟信号）周围铺设接地的铜箔，并配合地过孔将其与完整的地平面相连的布线手法。最常见的就是晶振包地，下面以晶振包地为例，讲解包地的作用与思考。

  晶振是一个工作在固定频率（如 8 MHz、16 MHz、25 MHz）的电压驱动型电路，其管脚上的电压周期性大幅摆动（摆幅可达电源幅值）。变化的电压产生变化的电场，因此晶振对周围电路的干扰以电场耦合（容性耦合）为主。为便于量化，本文以一颗 25 MHz、3.3 V 摆幅的晶振为例，相关参数均为常见设计中的代表值。

关于信号波形与谐波（无源 vs 有源晶振）： 无源晶振（两端石英谐振器）的 Q 值极高（典型 ${10}^4$–${10}^5$），其管脚电压近似为纯正弦波，能量几乎全部集中在基频，谐波分量很小（受振荡器内部反相放大器非线性影响，三次谐波典型约 $-30$ dBc 量级），因此对无源晶振主要关注基频即可。有源晶振、时钟缓冲器的输出则为方波，谐波丰富，高次谐波不可忽略。本文后文出现的 3/5/7 次谐波（75/125/175 MHz）数据，旨在说明"频率越高、趋肤深度越浅、寄生感抗越大"这一趋势——该趋势对基频本身同样成立（25 MHz 处趋肤深度已仅 13.2 μm、单孔感抗 0.2 Ω，已是需要关注的量级）；谐波各行主要在分析方波时钟信号或泛音晶振（其工作频率本身就在高次泛音上）时才需着重计入。

晶振包地的作用与思考

1. 降低电场耦合

  晶振线上周期性变化的正弦或方波电压会产生变化的电场。若周围没有 GND 铜箔隔离，由于 PCB 上任意两导体之间都存在寄生电容，噪声会通过这条"看不见的电容"耦合到邻近信号线中，导致信号电压发生波动。

  容性耦合的等效电路是一个电容分压器：干扰源 $V_s$ 经耦合电容 $C_c$ 作用到受害线上，受害线自身对地有总电容 $C_v$（走线寄生电容与负载电容之和）。在高频下耦合到受害线的噪声电压近似为：

$$V_n=V_s\cdot \frac{C_c}{C_c+C_v}$$

  示例（未包地）： 一条敏感模拟走线与晶振走线并行约 5 mm、间距 0.2 mm，二者之间的耦合电容 $C_c\approx 0.5\text{pF}$；受害线对地总电容 $C_v\approx 5\text{pF}$（含 IC 输入电容）。代入 25 MHz、$V_s=3.3\text{V}$：

$$V_n=3.3\times \frac{0.5}{0.5+5}\approx 0.30\text{V}=300\text{mV}$$

  300 mV 的噪声足以让高精度 ADC、运放输入等敏感节点产生明显误差。

  示例（包地后）： 在两线之间铺设 GND 铜箔后，要注意区分两个不同的电容——耦合电容 $C_c$（干扰源↔受害线之间）与受害线对地电容 $C_v$（受害线↔地之间），它们的变化方向恰好相反：

• $C_c$ 减小：因为铜箔是接地的导体，它把原本从干扰源指向受害线的电场线截获并导入地（电场屏蔽），干扰源与受害线之间的直接耦合被切断，$C_c$ 只剩绕过铜箔边缘的少量杂散（边缘）电场，由 $0.5\text{pF}$ 降至约 $0.05\text{pF}$；
• $C_v$ 增大：这正是平行板电容 $C=\epsilon A/d$ 的体现——受害线现在紧贴一块大面积的接地铜箔（$d$ 很小、$A$ 很大），它对地的电容反而增大，由 $5\text{pF}$ 升至约 $8\text{pF}$。

  也就是说，"距离变小则电容变大"对对地电容 $C_v$ 成立；而耦合电容 $C_c$ 变小并非因为距离，而是因为中间多了一层接地的导体，把场线拦在了它自己身上。

  代入分压公式：

$$V_n^{\prime }=3.3\times \frac{0.05}{0.05+8}\approx 0.021\text{V}=21\text{mV}$$

  可见包地是"双管齐下"：分子 $C_c$ 减小、分母 $C_c+C_v$ 因 $C_v$ 增大而增大，噪声从 300 mV 降至约 21 mV，改善约 14 倍（约 23 dB）。

参考：Henry W. Ott.《Electromagnetic Compatibility Engineering》. Wiley, 2009. 第2章——容性耦合的本质是两导体间寄生电容构成的分压通路，在干扰源与受害线之间插入接地屏蔽可将耦合削弱一个数量级以上。

2. 吸收电场

  严格地说，GND 铜箔并不是像海绵那样把噪声能量"吸走"，而是为晶振线上因电压变化而注入的位移电流提供了一条对地的低阻抗通路。位移电流的大小可由下式估算：

$$I_n=V_s\cdot \omega C_c=V_s\cdot 2\pi f\cdot C_c$$

  仍以上述参数为例，$V_s=3.3\text{V}$、$f=25\text{MHz}$、$C_c=0.5\text{pF}$：

$$I_n=3.3\times 2\pi \times 25\times {10}^6\times 0.5\times {10}^{-12}\approx 0.26\text{mA}$$

  如果没有包地，这股约 0.26 mA 的位移电流只能经空间或长回路流入地，沿途干扰敏感电路；有了包地，它就近经 GND 铜箔和地过孔流入地平面。也就是说，"吸收电场"的本质是用一条短而低阻抗的对地回路，把位移电流引到它该去的地方。

3. 晶振包地为什么必须靠近？

  高频信号有两个关键特性，决定了包地必须紧贴晶振走线：

  （1）趋肤效应。 先澄清一点：晶振管脚信号是随时间周期变化的振荡，属于交流（AC）——它可分解为直流偏置（平均值）与叠加其上的高频振荡之和；本节及全文的高频效应（趋肤、容性耦合、回流路径）都作用于这个交流分量。纯直流（恒定不变）没有趋肤效应，而 25 MHz 振荡 $f>0$，趋肤效应显著。高频电流趋向导体表面流动，电流渗透的深度（趋肤深度）为：

$$\delta =\sqrt{\frac{1}{\pi f{\mu }_0\sigma }}$$

  其中 $\sigma$ 为铜的电导率（$5.8\times {10}^7\text{S/m}$），${\mu }_0$ 为真空磁导率。对铜，上式可化简为便于记忆的形式：

$$\delta (\mu \text{m})\approx \frac{66}{\sqrt{f(\text{MHz})}}$$

频率	趋肤深度（铜）
1 MHz	66 μm
25 MHz	13.2 μm
100 MHz	6.6 μm
1 GHz	2.1 μm

  常规 1 oz 铜箔厚约 35 μm。在 25 MHz 时趋肤深度仅 13.2 μm，电流只走表面薄层；到 7 次谐波（175 MHz）时仅约 5 μm。电流集中在表面，意味着只有紧贴走线最近的一圈铜箔才真正承载高频电流，远处的 GND 几乎帮不上忙。

  （2）回流路径的电感最小化原理。 更根本的原因是：高频回流电流总是选择回路电感最小（即回路面积最小）的路径，而非直流电阻最小的路径。因为走线的阻抗为 $Z=R+j\omega L$，在高频下感抗 $j\omega L$ 主导，而回路电感正比于回路面积。晶振走线正下方/紧邻的 GND 铜箔与参考平面构成的回路面积最小，回流自然集中于此；若最近的 GND 离走线较远，回路面积骤增、回流电感骤增，高频噪声就会向更广的区域扩散。

  综合这两点：包地必须紧贴走线，才能让趋肤集中的表面电流和最小回路面积的回流路径都落在受控的局部区域内；否则远处的 GND 因电阻、电感的存在，反而会阻碍高频电流流动，并把噪声带入更广泛的区域。

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017. 第3章、第10章——高速信号的回流电流分布于信号线下方的参考平面，回路电感（而非直流电阻）决定了回流路径。

4. 晶振包地为什么需要放密集的GND过孔？

  PCB 铜箔不是理想导体，其本身存在电阻、电感等寄生参数；表层这层 GND 铜箔与完整的地平面之间，必须靠地过孔连通。单个过孔的寄生电感近似为：

$$L_{via}=0.2\cdot h\cdot [\ln \left(\frac{4h}{d}\right)+1]$$

  其中 $h$ 为过孔长度即板厚（mm），$d$ 为钻孔直径（mm），$L_{via}$ 单位为 nH。该公式与本栏目《高速PCB设计中过孔效应与优化》一文中的英制形式完全等价（$0.2\times h_{\text{mm}}=5.08\times h_{\text{in}}$）。

  示例： 1.6 mm 标准板厚、0.3 mm 钻孔：

$$L_{via}=0.2\times 1.6\times [\ln \left(\frac{6.4}{0.3}\right)+1]=0.2\times 1.6\times (3.06+1)\approx 1.3\text{nH}$$

  这个寄生电感在不同频率下的感抗为 $Z=2\pi f{L}_{via}$：

频率	单孔感抗	3 孔并联	5 孔并联
25 MHz（基频）	0.20 Ω	0.07 Ω	0.04 Ω
75 MHz（3 次谐波）	0.61 Ω	0.20 Ω	0.12 Ω
125 MHz（5 次谐波）	1.02 Ω	0.34 Ω	0.20 Ω
175 MHz（7 次谐波）	1.43 Ω	0.48 Ω	0.29 Ω

  可见：基频处单孔感抗本就不大，但在高次谐波处感抗成倍上升，而多孔并联可将感抗降到原来的 1/N 左右（实际因互感耦合，略大于 1/N）。密集的地过孔缩短了表层铜箔到地平面的回流路径、降低了回路电感，使高频噪声更顺畅地"泄放"到地平面，而不是在表层铜箔上形成电压波动并再次辐射。

参考：Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993. 第4章——过孔电感是高速回流路径的主要阻抗来源，并联多个地过孔是降低回路电感的标准做法。

5. 晶振包地可以变成法拉第笼屏蔽所有干扰吗？

  不能。完整的法拉第笼要求是一个六面封闭的等电位导电腔体，能对入射电磁场同时提供反射损耗与吸收损耗。封闭铜屏蔽罩的吸收损耗近似为：

$$S{E}_A=8.686\cdot \frac{t}{\delta }(\text{dB})$$

  其中 $t$ 为屏蔽体厚度，$\delta$ 为趋肤深度。取 1 oz 铜厚 $t=35\mu \text{m}$、$\delta =13.2\mu \text{m}$（25 MHz 处），得 $S{E}_A=8.686\times 35/13.2\approx 23\text{dB}$，再叠加电场反射损耗，封闭屏蔽罩的整体屏蔽效能可达 40 dB 以上。

  然而晶振包地只是一个平面结构（表层铜箔加若干地过孔），既非封闭腔体，也无法构成严格的等电位面。它的实际作用主要是：

• 在表层截断电场耦合通路（见第 1 节）；
• 为高频电流提供短的对地回流（见第 2、4 节）。

  因此包地是一种有限的、以电场屏蔽为主的局部手段，不能等同于法拉第笼。若要进一步抑制晶振的辐射干扰，仍需依赖完整的地平面、减小回路面积，必要时加金属屏蔽罩。

6. 为什么GND铜箔可以吸收干扰？

  GND 并不是像海绵一样把噪声吸收掉，而是提供了一个低阻抗、低电位的电流回流路径，使干扰能量就近回到地平面，而不经过敏感电路传播。铜箔越宽、地过孔越密，这条回路的阻抗越低，干扰引起的电压波动就越小（参见第 4 节的感抗数据）。

7. 为什么没有GND铜箔时干扰容易耦合到其他线路中？

  如果噪声源（晶振走线）与邻近信号线之间没有 GND 铜箔，二者之间直接存在耦合电容 $C_c$，噪声就会通过这条电容通路进入信号线（即第 1 节所述的容性耦合）。引入 GND 铜箔后，铜箔把大部分电场线截获并导入地，使 $C_c$ 大幅下降，耦合随之被抑制。

8. 噪声耦合到GND，那是否会把GND电位抬高从而影响其他信号呢？

  噪声进入 GND 确实会引起局部的地电位波动，波动量取决于噪声电流与回流路径阻抗。粗略估算：若第 2 节算得的 0.26 mA 位移电流流经 1.3 nH 的地过孔感抗，在 25 MHz 下产生的压降为：

$$V_{gb}=2\pi f\cdot L_{via}\cdot I_n=2\pi \times 25\times {10}^6\times 1.3\times {10}^{-9}\times 0.26\times {10}^{-3}\approx 53\mu \text{V}$$

  这仅有几十微伏，远小于不经包地时空间耦合产生的数百毫伏噪声。关键在于：包地让噪声电流走一条局部、低阻抗、可控的回流路径，产生的影响远小于噪声经空间耦合到敏感信号。PCB 设计追求的不是"没有噪声流入地"，而是"噪声只走应该走的路"。

9. GND铜箔是一个导体，那不是等电位吗？如果有一个区域的电压抬升了，其他区域的GND电位为什么不会一起抬升？

  GND 铜箔在直流和低频下可以近似看作等电位体。但对于高速瞬态电流，由于存在电感、传播延迟，GND 实际上是一个有阻抗的传输结构：一段 1.6 mm 长的地过孔感抗在百兆赫兹就能达到欧姆级（见第 4 节），更长的走线感抗更大。因此当瞬态电流流过时，不同位置的 GND 之间存在瞬时电压差，这正是"地弹（ground bounce）"的来源。这也解释了为什么地过孔必须密集、回流路径必须短——否则"地"不再等电位，噪声会以电位差的形式沿 GND 传播。

小结

包地的作用	物理机制	量化效果（25 MHz 晶振示例）
降低电场耦合	减小 $C_c$、增大 $C_v$	噪声 300 mV → 21 mV（约 14×）
提供回流通路	位移电流 $I_n=V_s\omega C_c$ 就近入地	约 0.26 mA 不再扩散
包地必须靠近	趋肤效应 + 回流电感最小化	仅表面 δ≈13 μm 铜箔承载电流
密集地过孔	并联降感，1.3 nH/孔 → 约 1/N	125 MHz 处 1.02 Ω → 0.20 Ω（5 孔）
非完整法拉第笼	平面结构，仅电场屏蔽为主	低于封闭罩的 40 dB+

参考：Henry W. Ott.《Electromagnetic Compatibility Engineering》. Wiley, 2009；Eric Bogatin.《Signal and Power Integrity - Simplified》. 3rd Ed., Prentice Hall, 2017；Howard W. Johnson, Martin Graham.《High Speed Digital Design: A Handbook of Black Magic》. Prentice Hall, 1993.

   注：本内容有AI辅助参与，若有错误，请联系技术支持反馈指正，谢谢。