PCB设计中铺铜的作用与思考

   注：本内容有AI辅助参与，若有错误，请联系技术支持反馈指正，谢谢。

  铺铜（Copper Pour，又称覆铜）是 PCB 设计中在未布线的空白区域填充铜箔的操作。它不仅能减小地阻抗、提升抗干扰能力，在散热、回流路径、板材平衡等方面同样扮演重要角色。但"铺铜"并不等于"铺得越多越好"——不合理的铺铜形状（尤其是带尖角的碎铜）反而会引入寄生电容、阻抗不连续和天线辐射，成为 EMI 的隐患。

  本文先梳理铺铜的四项主要作用，再重点讨论一个常被忽视的细节：尖角铜箔（acute-angle copper）及其潜在危害，并澄清几个常见的认知误区。

---

铺铜可以作为辅助散热

  铜的导热系数约为 $400\mathrm{W}/(\mathrm{m}\cdot \mathrm{K})$，是 FR-4 基材（约 $0.3\mathrm{W}/(\mathrm{m}\cdot \mathrm{K})$）的 1000 倍以上。因此，与发热器件焊盘相连的铺铜相当于一个"热扩散器（heat spreader）"——它先将集中的热量横向扩散到更大的铜面积上，再通过对流和辐射散发到空气中，从而降低器件的结温。但要准确估算结温，必须把器件封装热阻和铜内热扩热阻一并计入，单看铺铜面积会严重乐观。

铺铜面积与铜面温升（理想下限）

  假设热量已均匀铺满整片铜（理想情况），铜表面相对环境的稳态温升可由对流换热近似估算：

$$\mathrm{\Delta }{T}_{\text{铜面}}=\frac{P}{h_t\cdot A}$$

其中 $P$ 为功耗，$A$ 为有效散热铜面积，$h_t$ 为综合换热系数（自然对流 + 辐射，静止空气中典型值约 $10\sim 20\mathrm{W}/({\mathrm{m}}^2\cdot \mathrm{K})$，取 $15$）。

案例计算： 一颗功耗 $P=1\mathrm{W}$ 的器件，希望铜面温升 $\mathrm{\Delta }{T}_{\text{铜面}}\le 40{}^{\circ }\mathrm{C}$，所需散热铜面积为：

$$A=\frac{P}{h_t\cdot \mathrm{\Delta }T}=\frac{1}{15\times 40}=1.67\times {10}^{-3}{\mathrm{m}}^2\approx 16.7{\mathrm{cm}}^2\approx 4\mathrm{cm}\times 4\mathrm{cm}$$

  若仅靠一个 $1\times 1\mathrm{cm}$ 的小焊盘铺铜（$A=1{\mathrm{cm}}^2$），由上式可得铜面温升将高达约 $667{}^{\circ }\mathrm{C}$——显然无法承受。

  但请注意：上式算出的 40 ℃ 只是"铜表面"温升的理论下限，它默认热量已完美铺满整片铜、且器件与铜之间没有热阻。实际的结温（junction temperature）一定更高，因为热量从芯片传到铜面还要经过封装热阻和扩热热阻。

铺铜可以快速提供一个完整的铜箔平面

  在 EDA 软件中，铺铜是最快生成一整层平面（如 GND、PWR）的方式——只需绘制闭合边界并赋予网络即可。完整的铜平面是高速信号的参考平面，它直接决定了传输线的特性阻抗。对于微带线（microstrip，信号线在外层、相邻层为参考平面），其特性阻抗可由 IPC-2141 经验公式估算：

$$Z_0\approx \frac{87}{\sqrt{{\epsilon }_r+1.41}}\ln \left(\frac{5.98h}{0.8w+t}\right)$$

其中 $w$ 为线宽，$h$ 为信号层到参考平面的介质厚度，$t$ 为铜厚，${\epsilon }_r$ 为介质相对介电常数（FR-4 约 4.4）。该式适用于 $0.1<w/h<2.0$、$1<{\epsilon }_r<15$。

案例计算： 一块 FR-4 板（${\epsilon }_r=4.4$），外层信号到参考平面介质厚 $h=0.2\mathrm{mm}$，线宽 $w=0.4\mathrm{mm}$，铜厚 $t=0.035\mathrm{mm}$（1 oz）：

$$Z_0\approx \frac{87}{\sqrt{4.4+1.41}}\ln \left(\frac{5.98\times 0.2}{0.8\times 0.4+0.035}\right)=\frac{87}{2.41}\ln \left(\frac{1.196}{0.355}\right)\approx 36.1\times 1.21\approx 44\mathrm{\Omega }$$

  该线阻抗约 $44\mathrm{\Omega }$，略低于 $50\mathrm{\Omega }$；若要精确到 $50\mathrm{\Omega }$，可减小线宽或加厚介质。这一计算的前提是下方存在一个完整、连续的参考平面——这正是铺铜（平面）的核心价值：没有连续平面，"特性阻抗"便无从谈起，信号会因参考缺失而发生反射、串扰与辐射。

参考：IPC-2141A《Design Guide for High-Speed Controlled Impedance on Printed Boards》；Eric Bogatin.《Signal and Power Integrity - Simplified》第 7 章——参考平面连续性是控制阻抗的前提。

---

铺铜可以提供相对较短的回流路径

  高频信号的回流电流（return current）并非走"几何最短路径"，而是走"阻抗最低路径"。对于覆盖在完整参考平面上的微带线，回流电流集中在信号线正下方的平面内，其面电流密度随横向距离 $x$ 的分布近似为：

$$J(x)=\frac{I_0}{\pi }\cdot \frac{h}{h^2+x^2}$$

其中 $I_0$ 为信号电流，$h$ 为介质厚度，$x$ 为距信号线中心的横向距离。对其积分，可得距中心 $\pm x$ 范围内所包含的回流电流占比：

$$\frac{I(x)}{I_0}=\frac{2}{\pi }\arctan \left(\frac{x}{h}\right)$$

代入可得到一组关键结论：

距线心横向距离	包含的回流电流占比
$\pm h$	约 50%
$\pm 3h$	约 80%
$\pm 20h$	约 97%

案例： 当 $h=0.2\mathrm{mm}$ 时，约 80% 的回流电流集中在信号线下方 $\pm 0.6\mathrm{mm}$ 的窗口内。一旦铺铜平面在这个窗口内出现裂缝、分割或缺口（哪怕很小），回流就被迫绕行，环路面积 $A$ 增大。而辐射发射与环路面积直接相关，小环天线在远场的最大电场强度为：

$$E\approx \frac{2.63\times {10}^{-14}\cdot f^2\cdot A\cdot I}{r}(\mathrm{V}/\mathrm{m})$$

其中 $f$ 为频率（Hz），$A$ 为回路面积（m²），$I$ 为电流（A），$r$ 为观测距离（m）。

案例计算： 某信号在 $f=100\mathrm{MHz}$ 处有 $I=20\mathrm{mA}$ 的谐波电流，回流因平面不完整被迫绕行，形成额外 $A=1{\mathrm{cm}}^2={10}^{-4}{\mathrm{m}}^2$ 的小环。在 $r=3\mathrm{m}$ 处（标准辐射测试距离）：

$$E=\frac{2.63\times {10}^{-14}\times ({10}^8{)}^2\times {10}^{-4}\times 0.02}{3}\approx 1.75\times {10}^{-4}\mathrm{V}/\mathrm{m}=175\mu \mathrm{V}/\mathrm{m}\approx 44.8\mathrm{dB}\mu \mathrm{V}/\mathrm{m}$$

  GB 9254 / CISPR 32 Class B 在 $30\sim 230\mathrm{MHz}$、3 m 处的辐射限值为 40 dBµV/m。该额外环路（仅 $1{\mathrm{cm}}^2$）就让发射超出限值约 4.8 dB——这就是为什么"连续铺铜平面 = 最短、最低感的回流路径"对 EMC 如此关键。详见 了解回流路径。

参考：Henry W. Ott.《Electromagnetic Compatibility Engineering》第 11 章——小环天线辐射公式与回流路径对 EMI 的影响。

---

铺铜可以有助于板材平衡

  PCB 由铜箔与介质（FR-4 等）高温层压而成。铜与树脂基材的热膨胀系数（CTE）差异较大（铜约 $17\mathrm{ppm}{/}^{\circ }\mathrm{C}$，FR-4 树脂 Z 轴可达 $50\sim 70\mathrm{ppm}{/}^{\circ }\mathrm{C}$）。如果各层铜分布严重不均——例如某层几乎全被铜覆盖、而对称层几乎无铜——那么在层压（约 $180{}^{\circ }\mathrm{C}$）和回流焊（约 $245{}^{\circ }\mathrm{C}$）的热循环中，板内会因应力失衡而翘曲（bow / twist）。

  IPC-A-600 与 IPC-TM-650 规定，成品板的最大翘曲度通常应满足：

$$\text{bow}(\mathrm{\%})=\frac{\text{最大翘曲量}}{\text{板长}}\times 100\mathrm{\%}\le 0.75\mathrm{\%}$$

（高要求板需 $\le 0.5\mathrm{\%}$）。

案例计算： 一块边长 $100\mathrm{mm}$ 的板，允许的最大翘曲量为 $0.75\mathrm{\%}\times 100=0.75\mathrm{mm}$；若板长 $200\mathrm{mm}$，则允许 $1.5\mathrm{mm}$。翘曲超标会导致贴片（SMT）对位偏移、焊盘空焊，甚至 BGA 焊球断连。

  工程上常要求对称结构的两层铜覆盖率尽量接近（通常相互覆盖率的比值不低于 $80\mathrm{\%}$）。信号层上大面积铺铜，正是为了平衡相邻电源 / 地层的高铜覆盖率，从源头上抑制翘曲。详见 孤铜的定义与处理 中"平衡铜分布"一节。

参考：IPC-A-600G《Acceptability of Printed Boards》、IPC-TM-650 2.4.22（bow and twist 测试方法）。

---

什么是尖角铜箔？

  尖角铜箔（acute-angle / sharp-corner copper）指铺铜或走线中形成的锐角（小于 90°）铜区域。它在设计中极为常见，主要来源包括：

• 两根夹角走线之间铺铜残留的尖楔形铜皮；
• 铺铜边界跟随不规则走线时产生的尖锐凸起；
• 器件焊盘之间未铺满而留下的细长尖刺（sliver / 铜渣）；
• 受 DRC 间距规则约束、铺铜被挖空后边缘形成的尖角。

  尖角铜箔的危害分为制造层面与电气层面两类：

• 制造层面（酸角 / Acid Trap）： 锐角夹角会滞留蚀刻液，导致局部过蚀刻、铜箔变薄甚至脱落，产生短路或开路隐患。现代 EDA（如嘉立创EDA）通常提供"铺铜尖角检查"或自动倒角（round / fillet）功能。
• 电气层面： 尖角处电荷与电流高度集中，引发电场集中、寄生电容增大、局部阻抗突变，并可能成为天线辐射点——这正是后续几个小节讨论的重点。

什么是尖端放电？

  尖端放电（tip discharge / corona discharge）是静电学的一个经典现象：在导体表面，曲率半径越小（越尖锐）的位置，电荷面密度 $\sigma$ 越大。由 $\sigma ={\epsilon }_{0}E$ 可知，该处的电场强度 $E$ 局部极大（称为场强增强效应）。当场强超过空气的击穿场强（标准干空气均匀场约 $3\mathrm{MV}/\mathrm{m}=30\mathrm{kV}/\mathrm{cm}$）时，空气分子被电离，发生电晕或尖端放电。

  对于平行板，电场 $E=V/d$；而对于一个尖端（近似半球，曲率半径 $r$），其表面场强可粗略估计为：

$$E_{\text{tip}}\approx \frac{V}{r}$$

  可见尖端半径 $r$ 越小，同一电压下的局部场强越大。

案例计算： 在高压电路（如反激开关电源的开关节点、市电布线）中，假设某铜尖距邻近导体存在 $V=3\mathrm{kV}$ 的电位差，铜尖曲率半径 $r=0.1\mathrm{mm}={10}^{-4}\mathrm{m}$：

$$E_{\text{tip}}\approx \frac{3000}{{10}^{-4}}=3\times {10}^7\mathrm{V}/\mathrm{m}=30\mathrm{MV}/\mathrm{m}\gg 3\mathrm{MV}/\mathrm{m}\text{（空气击穿场强）}$$

  该处场强约为空气击穿阈值的 10 倍，极易发生尖端放电。工程对策：对高压区域的铜角做圆润倒角、使用泪滴（teardrop）、并按 电气间隙与爬电距离 预留足够的间距。

参考：IEC 60664-1《绝缘配合》——最小电气间隙与爬电距离;IPC-2221A 高压设计建议对铜边做倒角处理。

---

GND不是0电位吗？此时铺铜有尖角还会有尖端放电吗？

  这是一个很常见的认知误区。需要分两层来澄清：

1. "GND = 0V" 是相对参考，而非绝对电位。 GND 只是电路中人为选定的电位基准点。在 EMC 测试中，整块板子相对"真实大地"或参考地平面可能存在共模电压波动；辐射发射取决于电流和电位差，与是否命名为 GND 无关。

2. 更关键的是：GND 平面上时刻流过动态电流，高频下它远非等电位。 数字芯片每一次开关都会向 GND 注入尖峰电流（$\mathrm{\Delta }I$ 噪声）。由 $V=L\cdot {\displaystyle \frac{di}{dt}}$，即使地阻抗很小，乘以极大的电流变化率也会产生显著的电压波动（地弹 / ground bounce）：

$$V_{\text{bounce}}=L\cdot \frac{di}{dt}$$

案例计算： 某驱动器在 $t_r=1\mathrm{ns}$ 内向地注入 $I=20\mathrm{mA}$ 电流，途经的回流路径寄生电感 $L=5\mathrm{nH}$：

$$V_{\text{bounce}}=5\times {10}^{-9}\times \frac{0.02}{1\times {10}^{-9}}=0.1\mathrm{V}=100\mathrm{mV}$$

  若边沿更快，$t_r=100\mathrm{ps}$（GHz 级信号），地弹可达约 1 V。也就是说，所谓"0V 地"在高速开关瞬间实际承载着百毫伏乃至伏级的交流波动。因此：

• 辐射角度： 流过尖角 GND 铜皮的高频回流电流，会让该尖角成为一个有效的辐射点（与是否为 GND 无关，只看电流）。
• 放电角度： 若该 GND 段上叠加了高压共模或瞬态浪涌，尖角处同样可能达到空气击穿场强而发生放电。

  结论："接到 GND"并不能让尖角铜箔免疫辐射或放电。GND 铺铜同样需要做倒角、避免尖刺与细长碎铜。

---

两层板顶层GND铺铜是否一定需要？

  不一定。 对两层板而言，盲目在顶层铺 GND 往往弊大于利，需要分情况看待：

• 顶层铺铜无法形成完整平面。 两层板的顶层通常密布信号走线，铺铜会被走线切割成"瑞士奶酪"般的碎片，难以提供连续参考。这种碎裂的铜皮不仅不能充当低阻抗回流路径，反而可能：
  • 形成孤岛 / 浮铜，成为天线（详见 孤铜的定义与处理）；
  • 在不同电位走线下方制造不均匀的参考，恶化阻抗与串扰。
• 更优方案： 把底层作为完整的 GND 平面，顶层专做信号布线。这样信号线下方始终有连续参考，回流路径最短。
• 若坚持顶层铺铜，必须密集打过孔缝合（stitching via）到底层 GND。 经验法则是缝合过孔间距应不大于目标最高频率的 $\lambda /20$：

$$d_{max}\le \frac{\lambda }{20}=\frac{c}{20f}=\frac{15}{f_{(\mathrm{GHz})}}\mathrm{mm}$$

案例： 对 $1\mathrm{GHz}$ 的最高关注频率，$d_{max}\le 15\mathrm{mm}$，即顶层 GND 铜皮需每隔不超过 15 mm 就打过孔缝合到底层；否则未缝合的大片铜皮自身就会变成谐振天线。

  结论：两层板的"顶层 GND 铺铜"不是必需项；完整连续的底层 GND 平面才是性价比最高的选择。顶层铺铜仅在密集缝合的前提下才有益。

---

铺铜的尖角不是一个很小的区域吗,为什么会影响回流路径？

  尖角面积确实很小，但回流影响不取决于"面积"，而取决于"位置"和"频率"：

• 位置： 由前文回流分布公式，80% 的回流电流集中在信号线下方 $\pm 3h$ 内。若尖角或铜缺口正好落在这一窗口内（哪怕仅 $0.1{\mathrm{mm}}^2$），就会截断并扭曲回流分布，迫使电流绕行，环路面积随之增大。
• 频率（趋肤效应）： 高频电流只在导体表面很薄一层流动。铜的趋肤深度（skin depth）为：

$$\delta =\sqrt{\frac{2}{\omega {\mu }_0\sigma }}=\frac{1}{\sqrt{\pi f{\mu }_0\sigma }}$$

其中 ${\mu }_0$ 为真空磁导率，$\sigma$ 为铜的电导率（$5.8\times {10}^7\mathrm{S}/\mathrm{m}$）。

案例计算：

频率	铜中趋肤深度 $\delta$
$1\mathrm{MHz}$	约 $66\mu \mathrm{m}$
$100\mathrm{MHz}$	约 $6.6\mu \mathrm{m}$
$1\mathrm{GHz}$	约 $2.1\mu \mathrm{m}$

  在 GHz 频段，电流只挤在铜表面约 $2\mu \mathrm{m}$ 的薄层内，且高度集中在导体的棱边与尖角处（电流拥挤，current crowding）。因此尖角虽小，却恰恰是电流密度最大的地方——它对回流分布和局部阻抗的影响被显著放大。

参考：Eric Bogatin.《Signal and Power Integrity - Simplified》第 10 章——趋肤效应与回流电流分布；Howard W. Johnson.《High Speed Digital Design》第 4 章。

---

尖角铺铜会导致电场集中，那又是如何导致阻抗或EMI的增加呢？

  电场集中通过两条路径恶化信号质量与 EMC：

路径一：阻抗不连续。 尖角处场线密集，等价于该处对参考平面 / 邻线的寄生电容 $C$ 增大。由 $Z_0=\sqrt{L/C}$，局部 $C$ 变大会导致该处特性阻抗瞬间偏低，形成阻抗不连续点。对于线上一个对地的并联寄生电容 $C$，其反射系数在 $\omega C{Z}_0\ll 1$ 时近似为：

$$|\mathrm{\Gamma }|\approx \frac{\omega C{Z}_0}{2}$$

案例计算： 一段 $50\mathrm{\Omega }$ 线上，尖角引入 $C=0.3\mathrm{pF}$ 的局部对地寄生电容：

频率	$\omega C{Z}_0$	反射系数 $|\mathrm{\Gamma }|$	回波损耗
$1\mathrm{GHz}$	$0.094$	$0.047$	$-26.6\mathrm{dB}$
$5\mathrm{GHz}$	$0.471$	$0.236$	$-12.5\mathrm{dB}$

  在 5 GHz 下，仅 $0.3\mathrm{pF}$ 的尖角寄生电容就产生 $-12.5\mathrm{dB}$ 的回波损耗（参考 PCB设计中通孔的影响 中通孔寄生电容 $0.31\mathrm{pF}$ 的量级）——对高速链路已不可忽略。

路径二：EMI 辐射。 电场集中意味着尖角处是高效的"辐射缝隙"。一旦尖角上有高频位移电流或回流电流经过，就会以该尖角为顶点向外辐射；同时尖角还会把能量耦合到邻线，加剧串扰。两者叠加，表现为整体阻抗劣化与 EMI 抬升。

---

尖角铜箔导致的寄生电容是一个非常小的值，这为什么会有坏处呢？

  "电容值很小"是相对于低频而言的。关键在于电容的容抗随频率升高而下降：

$$X_C=\frac{1}{2\pi fC}$$

案例计算： 一个尖角引入 $C=0.1\mathrm{pF}$ 的寄生电容，在不同频率下的容抗为：

频率	容抗 $X_C$	工程意义
$1\mathrm{MHz}$	$1.59\mathrm{M}\mathrm{\Omega }$	几乎无影响
$100\mathrm{MHz}$	$15.9\mathrm{k}\mathrm{\Omega }$	多数情况可忽略
$1\mathrm{GHz}$	$1.59\mathrm{k}\mathrm{\Omega }$	对高阻节点开始显现
$10\mathrm{GHz}$	$159\mathrm{\Omega }$	已与 $50\mathrm{\Omega }$ 可比，严重加载线路

  此外，寄生电容还会与走线寄生电感 $L$ 构成 LC 谐振回路，在某个频率形成谐振峰 / 谷：

$$f_{\text{res}}=\frac{1}{2\pi \sqrt{LC}}$$

案例计算： 走线寄生电感 $L=5\mathrm{nH}$，尖角寄生电容 $C=0.1\mathrm{pF}$：

$$f_{\text{res}}=\frac{1}{2\pi \sqrt{5\times {10}^{-9}\times 0.1\times {10}^{-12}}}\approx 7.1\mathrm{GHz}$$

  该谐振点正好落在常见高速串行链路（如 PCIe、USB 3.x 的 Nyquist 频率附近），会在该频率产生插入损耗凹陷或增益尖峰。结论："pF 级电容对低速无碍，但对 GHz 级高速信号是实实在在的危害"——这正是不能用低频思维判断高速电路的原因。

---

为什么说尖角铜箔会像天线一样接收信号和辐射信号，从而导致干扰？

  天线理论告诉我们：一段长度接近某频率四分之一波长（$\lambda /4$）的导体，就会成为高效的单极天线（monopole）。尖角处延伸出的细长铜箔（sliver）恰好满足这一条件。空气中四分之一波长为：

$$L_{\lambda /4}=\frac{c}{4f}=\frac{75}{f_{(\mathrm{GHz})}}\mathrm{mm}$$

案例计算（常见无线频段对应的 $\lambda /4$）：

频率 / 应用	$\lambda /4$ 长度（空气）
$900\mathrm{MHz}$（ISM / GSM）	约 $83\mathrm{mm}$
$2.4\mathrm{GHz}$（WiFi / 蓝牙）	约 $31\mathrm{mm}$
$5\mathrm{GHz}$（WiFi）	约 $15\mathrm{mm}$
$24\mathrm{GHz}$（车载雷达）	约 $3.1\mathrm{mm}$

  也就是说，板上哪怕只有几毫米到几厘米长的细长尖铜，就可能谐振在 WiFi / 蓝牙 / 移动通信频段，成为天然的收发天线。

• 辐射（发射）： 当尖铜上有高频电流流过时，它会向空间辐射能量，造成产品自身的辐射超标；
• 接收（干扰）： 由互易定理，同一天线同样能高效地把环境中的射频信号耦合进电路，形成干扰。

  即便长度未精确到 $\lambda /4$，由于尖角处电流拥挤（前文趋肤效应），任何带时变电流的尖铜都会以正比于 $(L/\lambda {)}^2$ 的效率辐射。因此高速 / 射频设计中应：

• 对铺铜尖角做倒角 / 圆润处理，避免锐角与细长尖刺；
• 清理 sliver 与孤铜，对焊盘加泪滴；
• 在 EDA 中设置 DRC 规则检查最小铜角 / 最小铜片宽度，从源头杜绝尖角铜箔。

---

总结与设计建议

关注点	关键结论
散热	铺铜导热系数是 FR-4 的 1000 倍，做大铜皮 + 散热过孔可显著降温
参考平面	连续铜平面是定义特性阻抗、保证信号完整性的前提
回流路径	高频回流走"最低阻抗"（线下方），平面不连续会放大环路、抬高 EMI
板材平衡	对称层铜覆盖率应尽量接近，以抑制翘曲（bow $\le 0.75\mathrm{\%}$）
尖角铜箔	引发电场集中、寄生电容、阻抗不连续与天线辐射，应倒角清除
高频思维	pF 级电容、mm 级尖铜在 GHz 频段都有实际危害，不能以低频经验判断

参考：Henry W. Ott.《Electromagnetic Compatibility Engineering》, Wiley, 2009；Eric Bogatin.《Signal and Power Integrity - Simplified》, 3rd Ed., 2017；Howard W. Johnson, Martin Graham.《High Speed Digital Design》, Prentice Hall, 1993；IPC-2141A / IPC-2221A / IPC-A-600。

   注：本内容有AI辅助参与，若有错误，请联系技术支持反馈指正，谢谢。