阻抗计算的作用与思考

   注：本内容有AI辅助参与，若有错误，请联系技术支持反馈指正，谢谢。

  在 特性阻抗 一文中我们知道了特性阻抗 $Z_0=\sqrt{L/C}$ 由走线的几何与介质共同决定；在 阻抗匹配 一文中我们看到 USB 差分 $90\mathrm{\Omega }$、网口/HDMI 差分 $100\mathrm{\Omega }$、射频单端 $50\mathrm{\Omega }$ 这些目标值由协议或芯片厂商规定。要把这些"目标"落到 PCB 上，就必须回答：在给定叠构下，多宽的线、多大的线距，才能做出目标阻抗？——这就是阻抗计算。嘉立创提供了在线 阻抗计算神器，并配套有官方使用说明与设计说明。本文结合官方文档与一个经典的耦合带状线解析模型，围绕标题中的三个问题展开。

---

在使用嘉立创阻抗计算神器时，有哪些参数需要考虑？

  打开阻抗计算神器，界面上需要填写/选择的参数并不算多，但每一个背后都有加工含义。按官方使用说明，输入侧参数如下：

参数	取值 / 说明	容易忽视的点
板子层数	与实际叠构一致	有阻抗要求建议 4 层及以上
成品板厚	含防焊油墨厚度	与层压结构联动
内层铜厚	0.5 oz / 1 oz	2 oz 需联系客服定制
外层铜厚	固定 1 oz	2 oz 以上蚀刻线宽公差变大，不利于阻抗管控，故不提供
计算单位	mm / mil / um / inch	mil 结果为两位小数，可四舍五入到 EDA 的一位小数
需求阻抗	单线 $20\sim 90\mathrm{\Omega }$，差分 $50\sim 150\mathrm{\Omega }$	阻抗值由协议 / 芯片厂商规定，不是自己随意定的
阻抗模式	单端 / 共面单端 / 差分 / 共面差分	共面模式还需填写"线铜距离"
阻抗层 + 上/下参考层	选择计算所在层及其参考层	选某层为参考层时，该层对应位置必须被地铜完整覆盖
线距	线边缘到线边缘	与 EDA 中的线隙测量口径一致

  更值得注意的是界面上看不到、但计算内部实际使用的参数——它们体现了板厂对自身工艺的修正，理解它们才能看懂计算结果为什么与"教科书公式"略有出入：

内置参数	取值	含义
外层铜厚 T1	$1.6\mathrm{mil}$（成品，含电镀）	外层铜厚固定 1 oz 的计算依据
内层铜厚	0.5 oz 按 $0.6\mathrm{mil}$、1 oz 按 $1.2\mathrm{mil}$	0.5 oz 标称 $0.0175\mathrm{mm}$，按成品 $0.0152\mathrm{mm}$ 计算——压合前除氧化 / 棕化处理有约 13% 损耗
防焊厚度	基材面 C1 = $1.2$ / 铜面 C2 = $0.6$ / 线间 C3 = $1.2\mathrm{mil}$	防焊使外层阻抗一般下降约 $2\sim 3\mathrm{\Omega }$
防焊介电常数 CEr	$3.8$	防焊油墨的等效介电常数
蚀刻梯形修正	线顶宽 $W_2=W_1-0.7\mathrm{mil}$	蚀刻后线路截面为梯形，顶窄底宽，计算取等效宽度

  结果侧还有四点官方说明值得记住：

1. 常用板厚板层会给出多套叠构方案，优先选方案一——交期快、成本低；
2. PP 厚度为压合后厚度（理解 层压结构 时注意口径）；
3. 板料默认 4~8 层用南亚 NP-155F、8 层以上用生益 S1000-2M，且板料 DK 是根据实测反推的等效值，并非供应商原始数据——因此下单时尽量指定板料，保证批次间阻抗一致性；
4. 有阻抗要求时下单必须勾选阻抗管控 ±10%；选"无要求"或 ±20% 时不管控阻抗，只按线宽线隙 ±20% 管控，双面板则暂不做阻抗管控（见 双面板与阻抗）。

哪些参数对阻抗影响最大？

  官方阻抗设计说明给出了六大因素的定性规律。把它们放到同一把尺子下定量比较（图 3，以内层对称带状线解析模型、基准 $w=0.15\mathrm{mm}$、$s=0.20\mathrm{mm}$、$b=0.36\mathrm{mm}$、$Er=4.2$、$Z_{\mathrm{diff}}\approx 101\mathrm{\Omega }$ 为例）：

因素	官方规律	±20% 扰动的实测影响（内层带状线模型）
线宽 w	反比（越宽阻抗越低）	$-20\mathrm{\%}\to +10.9\mathrm{\%}$，$+20\mathrm{\%}\to -8.7\mathrm{\%}$
介电常数 Er	反比（越大阻抗越低）	$-20\mathrm{\%}\to +11.8\mathrm{\%}$，$+20\mathrm{\%}\to -8.7\mathrm{\%}$
介层厚度 b	正比（越厚阻抗越高）	$-20\mathrm{\%}\to -8.6\mathrm{\%}$，$+20\mathrm{\%}\to +6.0\mathrm{\%}$
线距 s	正比（越大阻抗越高）	$-20\mathrm{\%}\to -3.0\mathrm{\%}$，$+20\mathrm{\%}\to +2.1\mathrm{\%}$
铜厚	反比（越薄阻抗越高）	内层零厚度模型未含，官方定性规律
防焊厚度	反比（越厚阻抗越低）	外层路径，官方定性规律

  图 3 的结论一目了然：线宽与介电常数的 ±20% 扰动会引起约 ±9%~12% 的阻抗变化，介层厚度约 ±6%~9%，而线距只有约 ±2%~3%。对照图中灰色虚线标出的阻抗管控公差带（±10%）：

• w、Er、b 是"敏感参数"——线宽靠下单时选 ±10% 管控兜底，介电常数靠指定板料兜底，介层厚度靠板厂的层压参数兜底；
• s 是"钝感参数"——线距的加工偏差对阻抗影响很小，这为下一节"线距可以按空间与 EMI 需求较自由地选"留出了余地。

---

阻抗计算时的线宽线距应该如何选择？

  先给出推荐的操作流程（依据官方使用说明与设计说明）：

1. 按实际设计确定层数、板厚、铜厚；有阻抗要求建议 4 层及以上；
2. 选择阻抗层与上/下参考层——阻抗线必须有完整参考层，参考层对应位置必须是实心铜皮覆盖（参考 电源参考平面），否则实际阻抗会偏离计算值；
3. 填入目标阻抗与阻抗模式，计算得到 (线宽, 线距)；mil 结果可四舍五入到 EDA 的一位小数；
4. 下单时勾选阻抗管控 ±10%，并把阻抗要求以表格或图示连同 PCB 文件压缩上传；不便调整线宽线距的，也可选自定义结构由厂家工程代为计算。

  计算给出的不是一个"孤立数字"，而是一条解曲线。以内层对称带状线（信号线居于上下两参考平面正中，两平面间介质总厚 $b=0.36\mathrm{mm}$、$Er=4.2$，零厚度近似）的经典 Cohn 闭式解为例：

$$k_o=\tanh \frac{\pi w}{2b}\cdot \coth \frac{\pi (w+s)}{2b}$$$$Z_{0o}=\frac{30\pi }{\sqrt{{\epsilon }_r}}\cdot \frac{K(k_o^{\prime })}{K(k_o)},Z_{\mathrm{diff}}=2Z_{0o},k_o^{\prime }=\sqrt{1-k_o^2}$$

  其中 $w$ 为线宽、$s$ 为线边缘到线边缘的线距、$K(\cdot )$ 为第一类完全椭圆积分。这正是 SI9000 等专业工具中"边缘耦合带状线"所用的模型（Cohn 于 1955 年提出，Wadell 手册收录），与阻抗计算神器的内层差分模式同一物理框架。固定 $b$、$Er$，令 $w$、$s$ 变化，得到图 1 的曲线族：

  图 1 有三层读法：

1. 每条曲线随 s 增大而升高，并趋于一条水平渐近线。 渐近值即 $2Z_0$——耦合无限放松后，差分对就是两根互不相干的孤立单线（参见 特性阻抗 中 $Z_{\mathrm{diff}}=2Z_0(1-k)$，耦合系数 $k$ 典型 $0.1\sim 0.3$）。耦合只会把差分阻抗拉低，不会推高；
2. 线宽把整条曲线整体压低。 $w$ 从 $0.08$ 增到 $0.18\mathrm{mm}$，同一线距下阻抗单调下降。注意 $w=0.18\mathrm{mm}$ 那条曲线的渐近线只有约 $98\mathrm{\Omega }$，已低于 100 Ω 目标——此时无论把线距放松到多少都无解，这就是"线宽过大导致不可行"的区域。本叠构下 100 Ω 的可行线宽范围为 $0.06\sim 0.174\mathrm{mm}$；
3. 基准点附近： $w=0.15\mathrm{mm}$、$s=0.20\mathrm{mm}$ 时 $Z_{\mathrm{diff}}\approx 101\mathrm{\Omega }$，与计算器对同类内层叠构的典型输出一致——模型与工具可以互相印证。

  于是"线宽线距怎么选"，就是在可行解里挑一个好加工、放得下、干扰小的点：

约束	对 (w, s) 的要求
加工能力	线宽 / 线隙不小于厂家常规工艺能力，越细公差越大、成本越高；线宽别贴着工艺下限取
阻抗管控	下单选 ±10%；线宽是敏感参数，公差裕量优先留给 w
布线空间	BGA 扇出、蛇形等长区走线密集，偏紧耦合更省空间
对内等长	差分对内等长优先于对内耦合度（见 差分走线）
对邻线串扰	与相邻走线遵守 3W 原则，差分对与单线之间同理
参考层与过孔	阻抗线下方参考层完整、不跨分割；尽量同层走线以减小过孔的影响

  一句话：线宽由"阻抗 + 加工公差"卡死，线距在满足阻抗的解曲线上按空间与 EMI 自由选。 注意测试频率超过 1 GHz 时应改选高频板料，普通 FR-4 的阻抗管控以 1 GHz 以内为准。

---

差分阻抗计算出来的线宽线距保持相关大小最合理吗？

  不少资料给人"线距应与线宽成比例"的印象（比如永远取 $s=w$ 或 $s=2w$），也有人把计算器给出的某一组 (w, s) 当成"唯一最优解"。把图 1 的信息换个画法——对每个线宽反解出满足目标阻抗所需的线距——就得到图 2 的等阻抗解曲线，可以看出这两种印象都不成立：

  同一条 100 Ω 解曲线上，紧耦合（$w=0.100$、$s=0.074\mathrm{mm}$）、常规（$w=0.135$、$s=0.135\mathrm{mm}$）、松耦合（$w=0.160$、$s=0.244\mathrm{mm}$）三点都是 $100\mathrm{\Omega }$，$s/w$ 之比从 0.74 一直铺到 1.5 以上——不存在唯一的"最合理比例"。曲线右端线距发散处，正是图 1 中"松耦合渐近线 = 目标阻抗"的那个临界线宽：再宽的线，连最松的耦合都到不了 100 Ω。

  物理直觉也很清晰：线距通过耦合系数起作用，但耦合效应随线距增大边际递减（公式中的 $\tanh$ 项饱和）——这正是上一节图 3 里线距敏感度最低的原因。既然线距对阻抗"钝感"，它的取值就主要由耦合需求与制造性决定，而不是由某个固定比例决定：

维度	紧耦合（s 小）	松耦合（s 大）
抗共模干扰	好：外界噪声被两线近乎等同拾取，差模抵消	差：两线环境不对称时，共模噪声会转成差模
对内对称 / 偏斜	好：两线紧邻，经过的环境一致	一般
加工性	差：线隙小，蚀刻与公差压力大	好：线隙大，公差裕量足
布线空间	省	费
典型场景	BGA 扇出、密集布线区、长距离平行走线、干扰环境	空间充裕、追求可制造性与成本

  结合上一节的敏感度结论（w 敏感、s 钝感），工程上的实用答案是：

1. 默认取厂家推荐方案（阻抗神器的"方案一"或层压结构模板），其 (w, s) 通常就是"常规耦合"点，交期与成本最优；
2. 空间紧张或抗扰优先，沿解曲线往紧耦合方向取（适当加大线宽、收紧线距）；
3. 可制造性优先，往松耦合方向取；
4. 不必维持固定比例——比例不是设计目标，阻抗、抗扰、可加工才是。真正需要"保持"的是：对内等长、对内间距全程一致（保证阻抗沿线连续）、同层走线、参考层完整。

---

总结与设计建议

关注点	关键结论
输入参数	层数、板厚、铜厚、阻抗模式、阻抗层与上/下参考层、线距（边缘到边缘）；参考层必须被地铜完整覆盖
看不见的参数	成品铜厚（棕化损耗）、防焊三厚度与 DK=3.8、蚀刻梯形修正 $W_2=W_1-0.7\mathrm{mil}$、PP 压合后厚度、板料反推 DK
敏感度排序	$w\approx Er>b\gg s$；线距钝感，选择自由度大
线宽选择	由阻抗与加工公差共同决定，不贴工艺下限；管控靠下单选 ±10%
线距选择	在等阻抗解曲线上按空间 / EMI 选：紧耦合抗扰省空间，松耦合易加工
是否保持比例	否。同一目标阻抗对应一族 (w, s) 解，$s/w$ 可在约 0.7~1.5 以上变化；要保持的是对内等长与间距一致
前提条件	4 层及以上、参考层实心覆盖、指定板料、测试频率 1 GHz 以内（超过改用高频板料）

参考：嘉立创《阻抗计算神器使用说明》《阻抗设计说明》、阻抗计算神器、阻抗层压结构模板；S. B. Cohn, "Shielded Coupled-Strip Transmission Line", IRE Trans. MTT, 1955；B. C. Wadell, Transmission Line Design Handbook, Artech House, 1991。

   注：本内容有AI辅助参与，若有错误，请联系技术支持反馈指正，谢谢。